半導体のウェーハテストとは？テスタ・プローバ・プローブカードを初心者向けに図解

ウェーハテストは、切り分ける前にダイごとの電気的な動作を確認する

回路形成が終わったウェーハには、同じ設計のダイが格子状に並んでいます。

アドバンテストはウェーハテストを、個片化前のウェーハ上でプローブカードを介してテスタと電気接続する試験と説明しています。ウェーハテスト後はダイシングで個々のダイへ分け、選別結果に沿って後工程へ進めます。

ウェーハテストは一般にwafer sort、wafer probe、前工程テストとも呼ばれます。ただし『前工程テスト』の前工程はテストセルの区分を指す場合があり、FEOLだけで試験するという意味ではありません。通常はウェーハ上の回路形成が終わった段階で行います。

テストセルは、テスタ・プローバ・プローブカードで構成する

測定する機能、動かす機能、電気的につなぐ機能を分担します。

アドバンテストは前工程のテストセルを、テスタ、プローバ、プローブカードの組み合わせと定義しています。TeradyneもATEをプローバ、コンタクタ、プローブヘッドなどと統合し、ウェーハテストのテストセルを構成すると説明しています。

テスタの測定性能が高くても、プローブ接触や信号経路が不安定ならダイを正しく判定できません。逆に接触が良くても、テストプログラムが回路の故障を観測できなければ見逃します。テストセル全体で測定品質を作ります。

プローバは、微小電極へ正しい位置・高さ・力で接触させる

接触は機械動作ですが、その品質が電気測定へ直接影響します。

東京エレクトロンはウェーハプローバについて、高精度なXY接触、柔らかい接触に必要なZ軸制御、テスト中の温度制御、プローブ先端・プローブ痕の検査、複数ダイの並列測定を重要機能として示しています。

接触時には針先が電極表面の膜を越えて導通を作る必要がありますが、力が大きすぎるとパッド、バンプ、下層配線を傷める可能性があります。位置ずれ、傾き、押込み量、接触抵抗、プローブ痕を合わせて管理します。

テスタは、機能・タイミング・DC特性を目的に応じて測る

何を測るかは、メモリ、SoC、アナログ、RF、パワーなどデバイスで変わります。

アドバンテストは半導体試験を、設計どおり動くかを見る機能試験、所定時間内に出力するかを見るタイミング試験、異常な電流漏れなどを見る電気特性試験に整理しています。テスタは入力を与え、実際の出力を期待値や規格と比較します。

ウェーハテストで全使用条件を再現するわけではありません。後のパッケージテスト、信頼性評価、システムレベルテストと役割を分け、ウェーハ段階で効率良く検出すべき故障へ試験時間を配分します。

テストプログラムとDFTが、内部故障を外から観測できる形へ変える

回路が複雑になるほど、端子へ信号を入れるだけでは内部の全状態を確認できません。

アドバンテストはDFTを、製造後の故障を効率的に試験できる専用回路を設計段階で組み込む手法と説明しています。設計データからテストプログラムを作り、試作評価と量産データで調整します。

テスト項目を増やすほど検出機会は増えますが、時間とデータ量も増えます。故障カバレッジ、見逃しリスク、過剰選別、測定再現性、後工程での追加試験を見ながら、必要な試験へ絞ります。

ビニングとウェーハマップは、良否だけでなく不良の種類と位置を残す

ダイ座標と試験結果を結び付けると、後工程の選別と原因解析へ使えます。

ビンは単純な合格・不合格だけでなく、漏れ電流、機能、速度、メモリセルなど不合格理由や、合格品の性能帯を分けるために使います。定義は製品ごとのテストプログラムと品質ルールで決まります。

ウェーハマップにリング状、半月状、局所的な不良が見えれば、膜厚・露光・エッチング・CMP・装置チャンバーなどの前工程データと照合します。ただし分布だけで原因を断定せず、物理解析と再現確認を行います。

接触不良は、正常なダイを不合格に見せる可能性がある

測定対象の故障と、テストセル側の測定異常を切り分けます。

FormFactorはプローブカードに、安定した接触抵抗、接触位置の精度、パッドへの小さな損傷、高速信号の忠実度、複数ダイを同時測定する並列性が求められることを示しています。用途により針の構造と信号経路は変わります。

不合格が急増したときはダイの故障だけでなく、プローブカード、針先汚れ、接触位置、温度、テスタ校正、電源・信号経路も確認します。既知の基準ダイや接触診断を使い、測定系を先に確かめます。

テスト時間・並列数・再測定は、品質とテストコストを左右する

製品一個あたりの試験時間が短くても、ダイ数が多ければ大きな設備時間になります。

東京エレクトロンは並列ダイ測定、高速位置移動、ウェーハ交換、自動セットアップをウェーハプローバの生産性要素として示しています。FormFactorも高並列プローブカードで接触回数を減らし、テストコストを下げる考え方を示しています。

並列数を増やすには、テスタ資源、プローブ本数、接触荷重、電源、発熱、信号品質を同時に成立させる必要があります。単に針数を増やすだけではなく、テストセル全体の能力と不合格時の切り分けを設計します。

温度試験では、デバイス特性と接触位置の両方が変わる

使用環境を想定した温度で測る場合、熱を試料へ届け、安定させる時間も管理します。

東京エレクトロンは、先端デバイスのウェーハテストで温度制御、高発熱、多ピン・高荷重への対応が重要になると示しています。温度を変えるとデバイスの漏れ電流、速度、抵抗だけでなく、ウェーハとプローブカードの寸法も変わります。

温度へ到達する前に測定すると結果が安定せず、長く待ちすぎれば処理能力が落ちます。温度センサーの位置、安定判定、接触後の発熱、測定順を含めてテスト時間を設計します。

先端パッケージでは、組み合わせる前にKnown Good Dieを得る重要性が増す

複数ダイを積層・統合すると、一つの不良がパッケージ全体へ影響します。

東京エレクトロンは先端パッケージで信頼できるKGD性能が必要になることを、FormFactorはHBMなどの積層で不良ダイを組み込む損失を避けるため、ウェーハレベルの高速試験と微細接触が求められることを示しています。

チップレット、HBM、3D積層では、微細バンプ、多数端子、高速信号、大電流、高発熱へ対応しながら、組立前に必要な試験範囲を確保します。ダイ単体で合格しても、積層後の接続や熱の問題は別途試験します。

ウェーハテストデータは、前工程・設計・後工程へ三方向に返す

選別結果を保存するだけでは、製造改善へ十分に活用できません。

アドバンテストは、量産試験で見つかった不良原因を設計段階へフィードバックし、歩留まり改善へ使うと説明しています。ウェーハテストは品質ゲートであると同時に、大量の電気特性データを得る工程です。

歩留まり低下時は、特定試験だけか、特定ウェーハ領域か、装置・時間帯・材料ロットに共通するかを切り分けます。テスト条件を緩めて数字だけを戻すのではなく、測定系の妥当性と製品品質を確かめます。

ウェーハテストには、電気・ソフトウェア・精密機械・データ解析が集まる

製品の回路機能と、量産設備の制約をつなぐ仕事です。

アドバンテスト、Teradyneなどが半導体テスタ、東京エレクトロンなどがウェーハプローバ、FormFactorなどがプローブカードを提供しています。デバイスメーカーやテスト受託企業では、各装置を製品別のテストセルへ統合します。

半導体のウェーハテストでよくある質問

装置名、工程名、判定結果を混同しないための基本を整理します。

まとめ｜接触・電気試験・ビニング・マップを一つの流れで見る

ウェーハテストは、良品選別と歩留まり改善をつなぐ電気的な品質ゲートです。

次の個別記事では、ウェーハを個々のダイへ切り分けるダイシングを取り上げ、薄化、テープ貼付、切断、洗浄、ピックアップまでの流れを図解します。